(19) Japanese Patent Office (JP)

(12) Official Gazette for Unexamined Patents (A)

(11) Kokai Patent No. 62[1987]-178013

(43) Kokai Publication Date: August 5, 1987

(51) Int. Cl.⁴:

Identification Symbols:

Patent Office File Nos:

H 03 K 17/693

19/00

101

10

A-7190-5J Z-8326-5J

Number of Inventions: 1

Request for Examination: Not Requested

(Total of 13 Pages)

(54) Semiconductor Device

(21) Patent Application No. 61[1986]-17929

(22) Filing Date: January 31, 1986

(72) Inventórs:

Goro Kitsukawa

Hitachi, Ltd., Central Research Laboratory, 280, Higashi

Koigakubo 1 chome, Kokubutera-shi

Takaichi Hori

Hitachi, Ltd., Central Research Laboratory, 280, Higashi

Koigakubo 1 chome, Kokubudtera-shi

Yoshishige Kawajiri

Hitachi, Ltd., Central Research Laboratory, 280, Higashi

Koigakubo 1 chome, Kokubudtera-shi

Takao Watanabe

Hitachi, Ltd., Central Research Laboratory, 280, Higashi

Koigakubo 1 chome, Kokubudtera-shi

(71) Applicant:

Hitachi, Ltd.

6, Kanda Surugadai 4 chome, Chiyoda-ku, Tokyo-to

2

(74) Agent: Katsuo Ogawa, Patent Attorney, and one other

Specification

Title of the Invention

Semiconductor Device

Scope of Patent Claim

1. A semiconductor device, characterized in that it is made from a circuit

that comprises input, which is controlled by a pre-stage circuit, and at least one

insulated-gate field-effect transistor, at least one reference voltage of the

reference voltages of said circuit is set higher than the reference voltage of the

pre-stage circuit, there is a first switch means between said reference voltage

and the input of said circuit and there is a second switch means between the

output of the pre-stage circuit and the input of said circuit, the high potential of

the input of said circuit is supplied by turning on said first switch and turning off

said second switch, and the low potential of the input of said circuit is supplied

from the pre-stage circuit, which has been connected to said second switch, by

turningoff said first switch and turning on said second switch.

2. The semiconductor device according to claim 1, further characterized

in that said semiconductor circuit comprises at least one bipolar transistor.

Detailed Description of the Invention

[Industrial Field of Use]

The present invention pertains to a semiconductor device and in particular, relates to a semiconductor circuit that is ideal for obtaining a strong drive performance and a high output amplitude.

[Prior Art]

The semiconductor device in Japanese Kokai Patent No. 59[1984]-25423 is a conventional circuit that uses bipolar transistors and MOS transistors.

Figure 30 is the circuit diagram of the above-mentioned semiconductor device. Actuation and problem points of this circuit are described below:

The combined circuit of a CMOS (complementary MOS) inverter consisting of a p channel MOS transistor 4 and an n channel MOS transistor 5 and bipolar transistor 7 and the combined circuit of an n MOS transistor 6 and a bipolar transistor 8 are connected vertically. In the description that follows, the power source voltage Vcc is a positive value and the power source voltage Vss is 0 V. When the voltage of input terminal 1 is 0 V, p channel MOS transistor 4 is turned on, current flows to the base of bipolar transistor 7, and this bipolar transistor 7 is turned on. On the other hand, because 1 is at 0 V and 6 is on, bipolar transistor 8 is not turned on, with its base voltage being 0 V. As a result, current flows to output terminal 2 and its voltage rises. The voltage of output terminal 2 eventually becomes Vcc - VBE, which is the value obtained by subtracting the voltage between the base and emitter of transistor 7, V_{BE.} from the voltage Vcc of a positive power source. On the other hand, when input 1 is at a high potential, 4 and 7 are OFF, 8 turns on because base current is supplied through 6, and the output drops to a low potential. By means of the technology

discussed below, current is always passed by bipolar transistors when output rises and falls, and therefore, while drive performance increases and high-speed actuation can be expected, there are the following problems: That is, by means of the conventional circuit in Figure 30, the voltage of output terminal 2 does not rise to voltage Vcc of a positive power source. Moreover, the voltage on the high potential side of input terminal 1 goes from Vcc to Vss with all of the transistors being turned on simultaneously. In order to prevent so-called through-type current, [the voltage] must be high at Vcc - I VT4P I. Here, VT4P is the threshold voltage of p MOS transistor 4. Therefore, when, for instance, the front step of this circuit is actuated at low amplitude in order to reduce power consumption, Vcc in Figure 30 inevitably drops and the voltage of output terminal 2 remains low.

It is not possible to raise the output voltage sufficiently with the abovementioned type of conventional circuit. When the output voltage is low, the
actuation of the next step of the circuit is delayed and when the LSI is viewed as
a whole, high-speed bipolar transistors cannot be utilized to their fullest extent.
This problem will become increasingly obvious in the future when device
refinement and reduced power source voltage become necessary. Consequently,
there is a need for a circuit that uses strong drive performance of bipolar
transistors and outputs a sufficiently high output level. Moreover, this problem
also occurs with conventional CMOS circuits without using bipolar transistors.

[Object of the Invention]

The object of the present invention is to improve on these conventional problems and present a semiconductor device with which it is possible to obtain sufficiently high output level, even with input signals of a low amplitude.

[Summary of the Invention]

In order to accomplish the above-mentioned object, the semiconductor device of the present invention is made from a circuit that has input that is controlled by a pre-stage circuit, and at least one insulated-gate field-effect transistor. This circuit has one or more reference voltages and at least one of the above-mentioned reference voltages is set higher than the reference voltage of the pre-stage circuit that controls the above-mentioned circuit. Moreover, a switch means is set up in between this reference voltage and the input of this circuit. Thus, both the input voltage and an independent high output voltage can be obtained.

[Examples of the Invention]

The present invention will now be described in detail using examples.

Figure 1 is an example of the concept of the present invention.

C is the input terminal from the front-step circuit, and D is the output terminal. High-amplitude output D is obtained from low-amplitude input C by means of this circuit. B₁, B₂, and B₃ are alternating current or pulse high-voltage application terminals. Of these, B₁ supplies high voltage to node F through switch 12, B₂ supplies high voltage to node p MOS 13, and B₃ supplies high voltage to the collector of the bipolar transistors. These terminals B₁, B₂ and B₃ can be separate, but two of them or all of them may also be connected. A is the

control terminal of switch means 11. The output voltage is raised by bipolar transistor 15 and the output voltage is lowered by circuit block 16. 13 and 14 are the p MOS and n MOS transistors for controlling transistor 15. The number of inputs can be freely modified by increasing or decreasing the number of switches 11 of Figure 1. The high-voltage side of input C of a low amplitude or control input A is abbreviated V_A and the high-voltage side of the direct current or pulse applied to terminals B_1 , B_2 , and B_3 is abbreviated V_H in the drawings and the examples that follow. The voltage of these terminals is not necessarily exactly V_A or V_H , but V_A will serve as the low-voltage system and V_H will serve as the high-voltage system in order to simplify the explanation.

The actuation in Figure 1 is described below. First, C is brought to a low potential with switch 11 ON and 12 OFF, F is brought to a low potential and 13 turns on and 14 turns off. As a result, base potential G of 15 becomes V_H and the output voltage is raised quickly to the high potential $V_H - V_{BE}$ by bipolar transistor 15. V_{BE} here is the voltage between the base and emitter. Next, when input C is brought to a high potential, the potential of F rises through switch 11 to become $V_A - V_{T11n}$. V_{T11n} here is the threshold voltage of the n MOS comprising switch 11. As a result, 14 turns on, 15 turns off, and 16 turns on and the output potential of D drops. Input C switches to a high potential and switch 12 is turned on at almost the same time to bring the potential of F to V_H , which is higher than $V_A - V_{T11n}$. Thus, the through current, which passes through 13 and 14, can be prevented. When the potential of F is higher than C and A, switch 11 automatically turns off and the potential of F rises independent of the input.

Means 16, which lowers the output potential, can be made from one n MOS transistor as shown in the same figure, but when a bipolar and MOS combined circuit is used for this part as shown in Figures 2 and 3, the output voltage can be raised at a faster speed. Furthermore, when n MOS 16, which is shown in Figure 1, and any one of [the circuits] shown in Figures 2 and 3 are connected in parallel, the output potential can be lowered at a fast speed to 0 V.

An example of the structure of the pre-stage circuit connected to input C in Figure 1 is shown in Figures 4, 5, 6, and 7. Figure 7 is a bipolar-CMOS combined gate circuit. These all have three input NAND functions. The reference voltage is low at V_A and therefore, the output voltage is also V_A or is lower than V_A . In Figures 4 and 5, C has already been pre-charged to a high potential at p and \bar{p} , and C is discharged when I_1 , I_2 , and I_3 are all of high potential. There are no special pre-charge signals in Figures 6 and 7, but one or all of I_1 , I_2 and I_3 has already been brought to a low potential and C has been pre-charged to a high potential. When the circuit in Figure 5 or 7 is used for the pre-stage circuit in Figure 1, switch 11 can be omitted. The reason is that an n MOS or bipolar transistor is connected to the output in Figure 5 and Figure 7 and the problem of latch-up, etc., is prevented, even if C is raised to a high voltage of V_A or higher by actuation of the last-step circuit.

Next, a more specific example of the concept of the present invention in Figure 1 is shown in Figure 8. This example is one wherein switch 12 in Figure 1 is made from a p MOS and this source is connected to the source of p MOS 13 to serve as terminal B₁.

Next, the actuation of this circuit will be described using the voltage waveform graphs in Figures 9 and 10. Figure 9 is the case where the terminal of gate A of n MOS 11 is always at the high potential V_A. The high-potential side of input C is also brought to V_A. When C becomes a high potential with E in a highpotential state, the potential of F becomes the potential V_A - V _{T11n} through n MOS 11. Next, when E becomes a low potential, 12 (p MOS) turns on and the potential of F becomes V_H. As a result, 13 (p MOS) turns off, 14 (n MOS) turns on, bipolar transistor 15 turns off, and 16 (n MOS) turns on, and output D is brought to a low potential. Furthermore, when F rises to the high potential V_H, the potentials of A and C are V_A and therefore, 11 is off and the potential at point C-remains at V_A. On the other hand, when C is brought to a low potential with E in a high-potential state, 11 turns on and F and C both are brought to a low potential. As a result, 13 turns on, 14 turns off, node G becomes V_{H} , and output D is charged at a fast speed to a high potential. The high potential of this output is V_H - V_{BE}. Furthermore, by means of this circuit, when the period t_{CE} from when C is brought to a high potential V_A , as shown by the wave line in Figure 5, until E is bought to a low potential is long, the high potential of F is limited to $V_A - V_{T11n}$ for a while, and therefore, through current flows to 13 and 14 and there is a time when D is held at an insufficiently low potential. Consequently, curtailing the time of t_{CE} is undesirable by systems with which A is usually at a high potential. Therefore, when C is brought to a high potential, E should be simultaneously switched to a low potential. The above-mentioned problem can be completely eliminated in this way. Figure 10 is another example wherein the above-

mentioned through current is not allowed to flow. It is a system with which A is pulse driven in the circuit in Figure 8. Control terminal A is brought to a low potential before E is switched to a low potential at times t₁ and t₃ and the potential of C at this time can be any [potential]. When E is brought to a low potential, F is brought to the high potential V_H, but n MOS 11 remains off because A is at a low potential. As a result, output D is brought to a low potential, as previously described. Next, E returns to a high potential, and when A is brought to a high potential at time t₂ with input C in a low-potential state, F is brought to a low potential. As a result, output D is charged to the high potential V_H - V_{BE}. On the other hand, if input C is at a high potential as at time t₄, 11 remains off and output D remains at 0 V. Moreover, then even if switch 12 is turned on at t₅, F stays at V_H and output D stays at 0 V. Thus, by means of the system in Figure 10, the potential of F is brought to the high potential V_H by switch 12 only, and therefore, the period in which the potential becomes V_A -V_{T11n} shown by the wave line in Figure 5 does not exist. It is possible to obtain high-amplitude output D from the low input of low-amplitude signals C and A by actuation of this circuit.

Furthermore, although switch 12 is made from a p MOS in Figure 8, it can also be made from an n MOS, as shown in the example in Figure 11. However, in this case, the polarity of the control signal E must be the opposite of that in Figures 9 and 10, and furthermore, in this case it is necessary to bring the potential of E to $V_H + V_{T12n}$ or higher in order to bring F to the high potential V_H . V_{T12n} here is the threshold voltage of 12 (n MOS).

The above-mentioned is a system with which A (switch 11) and E (switch 12) are synchronized. That is, switch 11 is always turned off before 12 is turned on and 12 is always turned off before 11 is turned on. Next, a system with which E is replaced by G will be discussed.

The example in Figure 12 is one where switch 12 is made from a p MOS and it is controlled by the output G of the next-step CMOS. The control signal E in Figures 8 and 11 has been omitted. Actuation of the circuit in Figure 12 will be explained using the voltage waveform graph in Figure 13. First, when input C is brought to the low potential of 0 V with control input A of switch 11 in a state of high potential V_A , switch 11 is turned on and therefore, F is brought to 0 V, switch 13 turns on, and 14 turns on. Thus, the potential of G is brought to V_H and bipolar transistor 15 turns on and 16 turns off. Output D is raised at a fast speed by the bipolar transistor and the output potential eventually becomes V_H - V_{BE}. The potential of G is V_H and therefore, switch 12 (p MOS) changes from ON to OFF. Next, when input C is brought to a high potential, the potential of F rises to the potential of V_A - V_{T11n} through 11 (n MOS). As a result, 14 is turned on and 13 almost turns off. The potential of G drops and 12 is turned on. Therefore, the potential of F rises further and the potential of G drops further until eventually, F is brought to V_H and G is brought to $0\ V_T$. When the potential of F rises from V_A -V_{T11n} to V_H, switch 11 automatically turns off and the potential of input C remains constant. Thus, positive regression is applied by 12, 13, and 14.

Furthermore, although the control input A of switch 11 is always at a high potential in Figure 13, when a pulse voltage is applied to A, output D can be

changed in accordance with input C, as described above, when A is at a high potential, while output D can be held constant at the previous high potential or low potential, regardless of the change in input C, when A is at a low potential.

By means of the above-mentioned example, excess pulse signals are not needed from the outside and output D of a high voltage can be obtained from input C of a low voltage.

By means of the examples in Figures 8, 11 and 12 discussed thus far, switch 12 is made from an MOS transistor, but Figure 14 is an example of switch 12 made from a diode (bipolar or MOS diode) rather than an MOS transistor. Figure 15 is the voltage waveform graph. Figure 15 shows the case where the n MOS gate of switch 11 has been brought to the standard high voltage V_A. This corresponds to the electrical waveform graphs in Figures 9 and 13. Of course, switch 11 can be actuated as in Figure 10 by applying a pulse to its gate. Immediately after input C has been brought to the high potential V_A, signals that increase to potential $V_H + V_{BE}$ are applied to the anode side B_1 of diode 12 in Figure 15 and point F is charged to V_H through diode 12. Moreover, output D is brought to 0 V. When B₁ returns to 0 V, 12 receives a reverse bias and turns off. Then when input C is brought to a low potential, the potential of F becomes 0 V through 11 and output D is charged up to V_H + V_{BE}. If input C remains at the highpotential V_A when the potential of point F is V_H, output D will remain at 0 V without neglecting point F. By means of the above-mentioned example as well, the same high voltage output as with the previous examples can be obtained.

This may be a typo for "discharging"—Trans. Note.

Furthermore, the example in Figure 16 is a combination of using the system in Figure 8 whereby switch 12 is controlled by control signal E and the system in Figure 12. 12-1 (p MOS) in this figure is the switch that sets F to the high potential V_{H} using control signal E from the outside, and 12-2 is the switch that sets F to the high voltage V_H using output G of the CMOS inverter made from 14 and 15 as the control signals. The actuation of this circuit is the same as the actuation of the circuit in Figure 8, but when compared to the circuit in Figure 8, there is an advantage in that there is both stable and high-speed actuation of the circuit as a result of adjusting the gate width of the p MOS of 12-1 and 12-2. That is, when switches 11 and 12-1 are OFF, 12-2 turns on and point F is not brought to a floating state. Therefore, noise rarely penetrates point F from the outside and point F can be stably maintained at a high potential and output D can be stably maintained at a low potential. Moreover, point F is charged from a low potential to a high potential by turning 12-1 on, and therefore, if the gate width of 12-1 is increased, point F can be raised at a fast speed and output D can be lowered at a fast speed. On the other hand, if the gate width of 12-2 is small, point F can be lowered at a fast speed and output D can be raised at a fast speed. Thus, the raising and lowering of output D can both be performed at a fast speed.

Furthermore, the examples given above have all been cases of one input (C) and one output (D), but when there are multiple inputs, [the device] can be made by multiple parallel connections of switches 11 in accordance with the number of inputs. Figure 17 shows one example where Figure 12 has been

changed to accommodate three inputs. In Figure 17, the three inputs (C_1 , C_2 , C_3) and switches A_1 , A_2 and A_3 , which control these [inputs] are applied to each switch 11-1, 11-2, and 11-3. By means of this circuit, all of inputs C_1 through C_3 of the switches whose signal A_i (i = 1, 2, 3) is brought to high voltage V_A are kept inside [the circuit], and the corresponding output is obtained from the output terminal. When A_1 , A_2 and A_3 are all at low potential, the potentials of outputs D, E_1 and E_2 are maintained as before, so that a constant voltage can be continuously maintained, regardless of changes in C_1 , C_2 , or C_3 .

Since the rise in the output is performed at a fast speed in each of the above-mentioned examples, a bipolar transistor was used for the output, but depending on the case, it is also possible to omit the bipolar transistor and obtain the output from point G of each example. In this case, a bipolar transistor is not used, and therefore, the device is inferior in terms of fast speed, but an output of a high amplitude can be obtained from an input of a low amplitude. Next, the structure of these [devices] will be discussed, and Figures 17 and 18 are examples of this. Figure 17 corresponds to Figure 1 and Figure 18 corresponds to Figure 8. Bipolar transistor 15 for output charging and n MOS transistor 16 for discharging in Figures 1 and 8 have been omitted. The actuation of the circuit and the voltage waveform are the same as previously discussed. However, while the rise in output is delayed because there is no bipolar transistor, there is an advantage in that the potential V_H of B₂ is obtained intact as output, that is, without the voltage drop of output V_{BE}, through p MOS transistor 13. As in the examples given thus far, terminals B₁ and B₂ in Figures 17 and 18 can be

separate, or the same voltage V_{H} can be supplied by connecting [the terminals] as shown by the wave line.

The present invention can be used for a variety of purposes, but it is particularly ideal as the word driver for semiconductor memory devices, including static memories (SRAMs), dynamic memories (DRAMs), and read only memories ROMs) that use MOS memory cells. This is because in order to realize high-speed semiconductor memory devices, it is necessary to drive the word line that is to be selected at high speed and high amplitude, to increase the signal voltage, and as a result, to increase the S/N ratio, and further, increase the storage voltage, and improve resistance to soft error. The details of the above-mentioned are set forth in "High density one-device dynamic MOS memory cells," IEEE PROC., vol. 130, Pt. I., No. 3, JUNE 1983, pp. 127-135.

Figure 20 is a block diagram of a semiconductor memory (DRAM, SRAM, ROM) and shows the memory cell array and peripheral circuit group.

i Number of word lines WL and j number of data lines DL are set up intersecting one another in memory cell array MCA, and memory cells MC are placed at N number of the points of intersection between the word lines and the data lines. Each address input X₀ through X_n and Y₀ through Y_n is applied to address buffer circuits ABX and ABY, and this output is transmitted to decoder driver circuits XD and YD. Of these decoder driver circuits XD and YD, the word lines are driven by circuit XD and the write-read circuit RC is driven by circuit YD so that the writing of information on the memory cell MC that has been selected from memory cell array MCA, or the reading of information from this memory cell

MC is performed. CC is the write-read control circuit, and this circuit CC controls the above-mentioned address buffer circuits ABX and ABY, decoder drive circuits XD and YD, write-read circuit RC, and output circuit OC by chip selector signals CS, write actuation control signals WE, and input signals DI. Output circuit OC is the circuit for externally outputting the information that has been read by write-read circuit RC. Furthermore, a static MOS memory cell is shown in Figure 20 and a dynamic MOS memory cell is shown in Figure 21 as examples of memory cell MC. Moreover, although omitted from the figures, a read-only MOS memory cell is also used. The circuit structure of the peripheral circuit group varies with the type of memory cell, but a high-speed, high-amplitude driving of the word line is an essential condition for the rapid and stable actuation of any of these memory cells.

Examples in which the present invention is used for the semiconductor memory cell (memory hereafter) word driver are given below.

Figure 23 is one example of a decoder and word driver. DEC is the decoder circuit, WD0, WD1, WD2, and WD3 are word drivers. The circuit shown in the example in Figure 8 is used as the word driver. By means of this circuit, four word drivers use the output C of one decoder circuit. Switches 11-1, 11-2, 11-3, and 11-4 made from n MOSs are placed between the decoder and the word drivers and these are controlled by signals AT₀, AT₁, AT₂ and AT₃. P₁ and P₂ are pre-charge signals of each decoder and word line and charge point C to V_A and points F₀, F₁, F₂ and F₃ to V_H when the memory is on stand-by or during the pre-charge period. AX₁, AX₂, and AX₃, and AT₀, AT₁, AT₂, and AT₃ are the

outputs of the address buffer circuit or the pre-decoder circuit. C is in a selective state at a low potential when AX₁, AX₂ and AX₃ are all at a high potential. Furthermore, when one of [the signals] AT_0 , AT_1 , AT_2 or $AT_{[3]}$ is at a high potential, the output of the word driver connected to this [output] is charged to a selective state at high potential. Next, the actuation in Figure 23 will be explained using the voltage waveform graph in Figure 24. CS in Figure 23 corresponds to the CS in Figure 19 and is the basic input signal that controls the timing of the memory chip. The input voltage of a TTL interface is assumed here. A high potential indicates that [the memory] is on stand-by or that it is in the precharge period, and the memory is in the state of actuation during the period of low potential. First, the "top 1" of the cycle in Figure 24 will be explained. When $\overline{\text{CS}}$ is high, P₁ and P₂ are 0 V and C is charged to the high potential V_A while F₀, F_1 , F_2 , and F_3 are charged to the high potential V_H by p MOS 30 and 12. Word lines W_0 , W_1 , W_2 and W_3 are all at low potential of 0 V at this time. When \overline{CS} is brought to a low potential and the memory is in an actuated state, P1 is brought to the high potential V_A and P₂ is brought to the high potential V_H, and pMOS 30 and 12 are both OFF. When AX₁, AX₂ and AX₃ are all at thehigh potential V_A at this time, C becomes 0 V. Furthermore, when only AT_0 is at the high potential V_A and the others, AT_1 , AT_2 , and AT_3 are at a low potential, only F_0 is at 0 V and F_1 , F₂, and F₃ remain at the high potential V_H. As a result, W₀ is charged to the high potential V_H - V_{BE} and W₁, W₂, and W₃ remain at the low potential of 0 V. Once reading and re-writing of the memory is completed, all AX and AT signals are brought to a low potential in accordance with the $\overline{\text{CS}}$ input, and further, P_1

and P_2 are brought to a low potential and C, F_0 , F_1 , F_2 , and F_3 are once again charged to a high potential. As a result, the selected word line W_0 also returns to 0 V. By means of the next cycle "top 2", the address input is changed and it is assumed that some or all of signals AX_1 , AX_2 , and AX_3 remain at a low potential. At this time, even if decoder output C remains as is at V_A , for instance, if AT_0 is brought to V_A , F_0 is not discharged and therefore, output W_0 remains at 0 V. CS input is at a high potential in a state of stand-by t_{ST} and therefore, P_1 and P_2 remain at a low potential and AX and AT also remain at a low potential. All word output is held at a low potential at this time. Decoder circuit DEC in Figure 23 is the same three input NAND circuits as in Figure 4, but the circuits in Figures 5, 6 and 7 can also be used. Moreover, the number of inputs of the decoder can be a number other than three, and the number of word drivers that use the output of one decoder can easily be a number other than four.

Figure 25 shows the circuit in Figure 16 used for the word driver. This decoder and word driver are controlled in the same way as in Figure 24, but this word driver can realize both stable actuation and high speed as described in Figure 16. That is, when P_2 is at a high potential and decoder output C is at a high potential, or when P_2 is at a high potential and switches 11-1 through 11-4 are OFF, the potential of F_0 through F_3 can be stably maintained at V_H by actuation of switch 12-2. Consequently, noise is rarely induced at points F_0 through F_3 of the other word drivers, even when a certain word switches from low potential to high potential, and the words that have not been selected can be

stably maintained at a low potential. Moreover, the gate width of 12-1 and 12-2 can be adjusted for the high-speed response of points F_0 through F_3 .

Furthermore, Figure 26 shows the case where the example in Figure 18 is used for the word driver of the example in Figure 23. A bipolar transistor is not necessary and therefore, production cost can be reduced. The circuit actuation is almost the same as in Figure 23 and therefore, its description has been omitted.


Now, an example of using the present invention in the word driver of a memory is shown in Figures 22 through 26. It is necessary to switch from lowamplitude input to high-amplitude output at high speed not only at the word driver of the memory, but throughout the input-output circuit of the memory and other integrated circuits in general. Figure 27 shows the case where signals are obtained from the low-amplitude circuit system 45, which is actuated at reference voltage V_A, and high-amplitude output D is obtained using the conversion circuit of the present invention. References 41 through 44 indicate the inverters, which constitute system 45, or the logic circuits. VA is supplied to their power source terminal J. High voltage V_H is applied to B as the reference voltage of 46 and, when necessary, the direct current of the pulse voltage of voltage VA is applied to A. A, B, C, and D correspond to the same references A, B, C and D in the figures of the above-mentioned examples. This type of circuit structure is widely present, for instance, in components in which there is conversion from an ECL low-amplitude input to the high-amplitude MOS level, and components in wich


there is conversion from the low-amplitude signals of the sense amp of the memory to the high-amplitude output of a TTL, etc.


However, by means of the structure in Figures 1 through 27, two positive power sources, a power source that supplies voltage VA and a power source that supplies voltage V_H, are necessary. These power sources, of course, can supply electricity separately from outside the chip, but it is also possible for only one to supply electricity from outside the chip and generate, while the other generates and supplies electricity inside the chip based on [this electricity from outside the chip] as the reference, or for both sources to generate electricity inside the chip based on another power source as the reference. Consequently, it is also possible that of the above-mentioned examples, by means of one in which two positive power sources are necessary and one is an outside positive power source, for instance, the higher of two voltages is supplied directly from the outside power source, while the lower [voltage] is supplied by reducing the voltage of the outside positive power source further using a voltage limiter circuit, as shown in Patent Applications No. 56-[1981]-168,698 and No. 57[1982]-220.083. Moreover, depending on the case, it is also possible to supply the lower voltage from two required power sources from an outside positive power source and to raise the voltage of the outside positive power source using a booster circuit and then to supply this higher voltage.


Figure 28 is an example of the booster circuit used in the present invention.


By means of this circuit, voltage V_A is supplied from the outside positive power source to generate the high voltage V_H. The circuit in Figure 28 is one in which so-called charge-pump booster circuits CP₁ and CP₂ have been arranged in parallel. The actuation theory of the charge-pump booster circuit is well-known and will not be described here. Here, Zener diode 192 is for leaking of current when the voltage of terminal 194 becomes too much higher than the desired level V_H and for preventing the potential from rising further. However, it can be omitted when it is not necessary. Moreover, it is also possible to successively connect multiple MOS diode circuits, wherein the gate and drain of a conventional diode or MOS transistor have been connected, and use this in place of Zener dio



















特開昭62-178013 (11)




















第1頁の続き

②発 明 者 河 原 専 之 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中/ 央研究所内

②発 明 者 伊 藤 清 男 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内

®日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A) 昭62 - 178013

(5) Int Cl. 4

識別記号

101

庁内整理番号

匈公開 昭和62年(1987)8月5日

H 03 K 17/693

19/00

A - 7190 - 5 J Z - 8326 - 5 J

発明の数 1 未請求 (全13頁) 審査請求

49発明の名称 半導体装置

> 21特 顖 昭61-17929

昭61(1986)1月31日 29出 願

Ш 73発 明 者 橋

郎 五

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

堀 ⑫発 明 老

陵

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

79発 明 者 Ш 尻 良 樹 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

渡 部. 四発 明 者

隆 夫 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

株式会社日立製作所 人 の出 願

東京都千代田区神田駿河台4丁目6番地

外1名 弁理士 小川

最終頁に続く

人

加代 理

発明の名称 半導体装置

特許讀求の範囲

- 1. 前段回路により制御される入力と、少なくと も1個の絶獄ゲート形電界効果トランジスタを 含む回路で構成され、該回路の基準電圧のうち 少なくとも1個の基準電圧は前段回路の基準電 圧より高く設定し、 該装準電圧と該回路の入力 との間に第1のスイツチ手段、前段回路の出力 と該回路の入力との間に第2のスイツチ手段を 設け、絃回路の入力の高電位は該第1のスイツ チをオン、鮟第2のスイツチをオフすることに より供給し、該回路の入力の低限位は該第1の スイツチをオフ、該第2のスイツチをオンし、 滋第2のスイツチに接続された前段回路から供 給することを特徴とする半波体装配。
- 2. 上記半導体回路に少なくとも1個のバイボー ラトランジスタを含むことを特徴とする特許額 求の範囲第1項記載の半導体設設。

発明の詳細な説明

[発明の利用分野]

本発明は半導体装置に係り、特に高い駆動能力 と大きな出力扱幅を得るのに好適な、半導体回路 に関するものである。

[発明の背景]

従来、パイポーラトランジスタと M 〇 S トラン ジスタを用いた回路として、特開昭59-25423号公 報に示された半導体装置がある。

第30回は上記半導体装配の回路回である。以 下、この回路の動作並びに問題点を説明する。

ΡチヤネルΜΟ Sトランジスタ4 と Νチヤネル MOSトランジスタ5からなるCKOS(相補形 MOS)インパータとパイポーラトランジスタ7 の組合せ回路と、 n MOS トランジスタ 6 とパイポ ーラトランジスタ8の組合せ回路を縦 続に接続し たものである。以下、電源電圧Vccを正の値、電 源電圧VssをOVとして説明を行う。 入力端子1 の電圧が0Vの時、PチヤンネルMOSトランジ スタ4がオンし、バイポーラトランジ スタ7のベ ースに冠泷が洗れ、このパイポーラト ランジスタ

7はオンする。一方パイポーラトランジスタ 8 は、 1が0 Vで、かつ6がオンのためベースの選圧は 0 Vとなり、オンしない。この結果、出力端子2 へ電流が流れ、その電圧が上昇する。出力端子 2 の電圧は最終的には正電源の電圧Vccからバイポ ーラトランジスタ7のペース・エミツタ間電圧 VBEを登し引いた値 Vcc - VBEになる。一方、入 カ1が高電位の場合は、4,7はオフ、8は6を 介してペース電流が供給されるためオンとなり、 出力2は低電位に降下する。以下述べた技術によ れば、出力の立ち上り、立ち下り時には常にバイ ポーラトランジスタにより電流が流れるため、駆 動能力が大きくなり、高速励作が期待できる反面、 次のような不都合を生じる。すなわち、第30図 に示す従来回路では、出力端子2の電圧は正電源 の 電圧 Vcc までは上昇しない。また、入力 端子1 の高電位側の電圧を、すべてのトランジスタが同 時にオンしてVccからVssに洗れる、いわゆる質 通電流を防ぐためにVcc ー | VT4P | 以上と高く する必要があることである。ここで V τερは p NOS

(発明の概要)

上記目的を達成するため、本発明の半導体装置では、前段回路により制御される入力をもちっかいつかなくとも1個の絶縁ゲート形電界効果トランジスタを含む回路で構成され、該回路は1個以上の結準電圧を持ち、上記基準電圧のうち少なとも1個を、上記回路を制御する前段回路の投資を設定すると共に、該基準電圧とはできる場合によりも配圧と独立の高い出力電圧を得ることができる機にするものである。

(発明の実施例)

以下、本発明を実施例を用いて詳細に説明する。 第1回は本発明の概念を示す実施例である。

Cは前段回路からの入力機子であり、Dは出力 端子である。本回路により低振幅入力Cから高振 概出力Dを得る。B1,B2,B。は直流又はパル スの高電圧印加端子である。このうちB1はスイ シチ12を通してノードドに高電圧を供給し、また B2は P MOS 13のソースに高電圧を供給し、また トランジスタ 4 のしきい飯電圧である。 このためこの回路の前段を例えば低低力化のために低級幅助作をさせると、第30回のVccも下げざるを得ず、出力端子2の電圧はますます下がつてしまう。

以上のように従来回路では、出力電圧を十分な できない。出力電圧が低いと、次 回路の動作が遅くなり、LSI全体としてるみたら の動作が遅くなり、LSI全体としてるみたら ない。この問題は、将来、デバイスが微細 化され、電源電圧を低くする必要が生じた時の がはます頭蓋になる。したがつてバイポーラト高い間 できない。この問題は、する必要が生じたら ない。この問題は、する必要が生じたの時に ない。この問題は、可以が、一般の できない。この問題は、おかない、一般の できない。この問題は、可以が、一般の には、ない、この問題は、一般の には、ない、この問題においても同様に生じる。

〔発明の目的〕

本発明の目的は、この様な従来の問題点を改奪し、低級幅の入力信号に対しても、十分高い出力電圧を得ることが可能な半導体装置を提供することにある。

B。はパイポーラトランジスタのコレクタに高電 圧を供給する蛸子である。これらB1、B2、B8 は分離しても良いが、このうちの2個あるいは全 部を接続しても良い。 A はスイツチ手段 11の制 海端子である。 バイポーラトランジスタ 15で出 カ電圧を立ち上げ、回路プロツク16で出力を立 ち下げる。13、14は15を制御するための p MOS, n MOSトランジスタである。第1 図のスイ ツチ11の数を増減することにより、入力数を自 由に変更できる。本図および後述の実施例では低 根幅の入力であるいは制御入力Aの高電圧側を VA、また娘子B1, B2, Ba に印加する直流又は パルスの高電圧側をVuと記す。これらの始子の 電圧は必ずしも V A あるいは V H に完全 に一致す る必要はないが、説明を単純にするための低電圧 系をVA , 高電圧系をVH とする。

以下第1回の助作を説明する。まずスイツチ 11がオン、12がオフの状態で、Cが低電位に なると、Fは低電位になり13がオン、14がオ フになる。この結果15のペース電位GはVHと

なり、バイポーラトランジスタ15により出力は 商速に高電位VH-VBE に上昇する。ここでVBE は15のペース・エミツタ間電圧である。次に入 力Cが高電位になると、Fの電位はスイツチ11 を通して上昇しVA-VT11a となる。ここで Vriin はスイツチ11を構成する n HOSの間値程 圧である。この結果、14がオン、15はオフ、 また16がオンとなりDの出力電位を立ち下げる. 入力Cの高電位への切換りとほぼ同時にスイツチ 12をオンさせ、Fの電位をVA-VT11m より高 いVm にする。これにより13。14を通じて流 れる質通電流を防止することができる。Fは電位 がC、Aより高くなると自動的にスイツチ11は オフとなりFの電位は入力と独立に上昇する。出 力電位を立ち下げる手段16は同國に示す様な1 個の n NOS トランジスタで構成しても良いが、こ の部分に第2回、第3回に示す様な、バイポーラ とMOSの複合回路を用いれば、出力の立ち上げ をさらに高速に行うことができる。さらに、第1 図の16の様なn MOSと第2図、第3図のどちら

次に第1図の本発明の概念をより具体化した実施例を第8図に示す。この実施例は第1図に対しスインチ12をpMOS で形成し、そのソースをpMOS 13のソースと接続し端子B1としたものである。

次にこの回路の動作を第8 図、第10 図の電圧 波形図を用いて説明する。第9 図は n MOS 11の ゲートAの端子が常に高電位 V A の場合である。 入力 C の高電位値になると n MOS 11を通して下の 電位は V A ー V T III n の低位となる。 次いで E が低 電位になると、12 (p MOS)がオンし下の電位は V H となる。 この結果13 (p MOS) がオフ、14 (n MOS)がオン、パイポーラトランジスタ 15が オフ、16 (n MOS)がオンとなり、出力 D は低電 位になる。 なお下が高電位 V H に上昇する時、イスフ、16 (n MOS)がオンとなり、出力 T であり 位になる。 なお下が高電位 V H に上昇する時、A C 点の電位は V A のままである。 一方、 E が あり の状態で C が低電位になる。この結果 13がオン か一方を並列接続すれば出力電位を高速に、かつ O Vにまで立ち下げることができる。

第1回の入力Cに接続される前段回路の構成例 を第4回、第5回、第6回、第7回に示す。第7 図はバイポーラーCMOS複合ゲート回路である。こ れらはいずれも3入力NAND機能を持つ。基準電圧 がVヘと低いので、出力電圧CもVヘあるいはVヘ より低くなる。第4回、第5回ではp, アであら かじめ、Cを高電位にプリチヤージしておき、 .I1, I2, Ia が全て高電位の時Cを放電する。 第6回。第7回では専用のプリチャージ信号はな いが、あらかじめ I., I2, Ia の1 個あるいは 全部を低電位にしておき、 Cを高電位 にプリチャ ージしておく。第1図の前段回路に第5図あるい は第7国の回路を用いれば、スイツチ11を省略 することができる。なぜなら第5回。第7回では 出力には n HOS 、またはバイポーラトランジスタ が接続されており、後段回路の動作によりCが ♥Α以上の高い電圧に昇圧されてもラツチアツブ 等の問題を生じないからである。

14がオフレノードGがVн となり、出力Dが高 速に高電位に充電される。 この出力の 高電位は VнーVве である。なおこの回路では第5回の波 線に示す様にCが高電位Vx になつて から、Eが 低電位になるまでの期間 t ceが長いと F の高電位 14に貫通電流が流れ、Dが不十分な低電位にと どまる期間が存在する。 したがつて Aが常時高質 位の方式では、topの時間を知かくすることが望 ましい。そのためにはCが高麗位になると同時に Eを低低位に切換えればよい。これにより上記問 類は完全に解決できる。第10回は上記資通電流 が流れないようにした他の実施例であり、第8図 の回路において、Aをパルス駆動する方式である。 時刻ti,taでEが低電位に切換る以前に側御端 子Aを低電位にしておく。この時Cの電位はどち らでも良い。Eが低電位になるとFは高電位Vii となるが、 n MOS 11はAが低低位かえオフのま まである。この結果出力Dは前述したと同様に低 電位となる。次にEが高電位に戻り、入力Cが低

電位の状態の時刻t2でAが高電位になるVH ー VBEに充電される。逆に時刻t4の様に入力口は高電位をNH の様に入力口はのままであり出力フロはのままであり出力フロはのままであり出する。またこの後t5のでは、出力力はのままでもようでは、第10位の高電位はスインチ12だけを介介してるの電位はスインをはいい。このはでは下の電位はスインを関の機に、の回路ではいい。この電位となる期間は存在しない。この路にはり、CとAの低級幅信号入力から高級幅出力した得ることができる。

なお第8回ではスイッチ12を p MOS で 存成したが、これを第11回の実施例に示す様に n MOS で構成することもできる。但しこの時には制御信号Eの極性を第9回、第10回と比べ反転させる必要がある。さらにこの場合は F の高電位を V H とするには E の高電位を V H + V T I 2 n 以上とする必要がある。ここで V T I 2 n は 1 2 (n MOS) の関値電圧である。

を介して V A - V T 1 1 1 a の 電位 まで立ち上がる。 この 結果 1 4 がオン 1 3 がほとんどオフとなり、 G の 電位が低下し、 1 2 をオンさせる。このため F の 電位はさらに上昇し、 G の 電位はさらに下降し、 最終的に F は V B ・ G は O V に なる。 F の 電位が V A - V T 1 1 は 自動的に オフに なるので、 入力 C の 電位は 一定である。この 機に 1 2 , 1 3 , 1 4 で 正 帰 量をかけている。

なお第13図ではスイツチ11の制御入力Aは 常に高電位としたが、Aにパルス電圧を印加すれ ば、Aが高電位の時、上述の様に入力Cに応じて 出力Dを変化させ、またAが低電位の時は入力C の変化に依らず出力Dを、以前の高電位又は低電 位の一定状態に保つことができる。

以上述べた実施例によれば、外部から余分なパルス倡号を必要とせず、低電圧の入力Cから高電圧の出力Dを得ることが可能となる。

これまで述べてきた第8回,第11回,第121 図の実施例ではスイツチ12をMOSトランジス 以上はA (スイツチ11)とE (スイツチ)12 を同期させる方式、すなわち12をオンする前に 必ずスイツチ11をオフにしておき、また11が オンする前に必ず12をオフにしておく方式であ る、次にEをGと共通にする方式について述べる。

第12回の実施例はスイツチ12をpMOS で協成し、その制御を次段CHOSの出力 G で行い、第8回と第11回での制御信号Eを省略したもので電ある。この第12回の回路の動作を第13回の電路の動作を第13回の電路の動作を第13回の電路の動作を第13回の電路の動作を第13回の電路の動作を第13回の電路の動作を第13の電路で、入力C がほなしているのでではない。これではないではないが、14分の電路ではなる。これではないではないではないが、16の電路ではないではないが、16の電路ではないが、16の電路ではないが、16の電路ではなる。Gの電路ではないで、スインチ12(pHOS)はオンからオフに変わる。次に入力に高路位になると、Fの電位は11(n MOS)

タで构成してきたが、さらにスイツチ1 2を MOSをトランジスタでなくダイオード (バイポ ーラあるいはMOSダイオード)で榕成 したのが 第14回の実施例である。第15回はその電圧波 形図である。第15図はスイツチ11の n MOS のゲートを常時高電位V^とするもので、前述し た第9回,第13回の電気波形図に対応するもの である。もちろんスイツチ11のゲート にパルス を印加して第10図と同様な効作をさせ ることも できる。第15回でダイオード12のア ノード側 B」には入力 C が高電位 V A になつた直後 、 V H + VBEの電位まで立ち上る信号を与え、ダ イオード 12を通してF点をV# に充電する。か くして出 カロをOVにする。BiがOVに戻ると、12は 逆パイアスとなりオフとなる。 その後入 力 C が低 電位になると、Fの電位は11を通して OVにな り、出力DはVн +VBEまで充電される。 F点の 低位がVu の時、入力Cが高電位Vaの ままであ ると、F点は放竄されず出力Dは0Vの ままであ る。以上に述べた实施例においても、既 に述べた

実施例と同様に高電圧出力を得ることができる。

さらに前述した第8回の様にスイツチ12を制 御信号Eで制御する方式と、第12図の方式を併 用したのが第16回の実施例である。この図で 12-1 (p MOS)は外部からの制御信号Eを用い てFを高電位 V n に設定するスイツチ、また12 - 2 は14,15で梅成されるCHOSインバータの 出力Gを制御信号に用いることにより、Fを高電 位Vн に設定するスイツチである。この回路の動 作は第8図の回路動作と等しいが、第8図の回路 に比べ、12-1と12-2のpHOS のゲート幅 を顕整することにより、回路動作の安定化と高速 化を両立させることができる利点がある。すなわ ちスイツチ11,12-1 がオフの時には12-2 がオンとなり、 F 点をフローテイング状像にし ないので、外部からF点に雑音が入りにくく、安 定にF点を高電位に、出力Dを低電位に保持する ことができる。またF点を低電位から高電位に充 俄する時は12-1をオンさせることにより行う ので、12-1のゲート幅を大きくとればF点を

高速に立上げ、出力 D を高速に立下げることができる。一方 1 2 - 2 のゲート 観を小さくとれば F 点を高速に立下げ、出力 D を高速に立上げることができる。この様にして出力 D の立上り、立下りを共に高速化することができる。

来る.

以上に記した実施例はいずれも出力の立ち上げ を高速に行うため、出力にバイポーラトランジス タを用いてきたが、場合によつてはパイポーラト ランジスタを削除して、各実施例のG点から出力 を取り出すこともできる。この場合パイポーラト ランジスタを用いていないため高速性では劣るが、 低級幅入力から高級幅の出力を得ることが出来る。 次にそれらの構成について述べる。第17回。第 18図はこれらの実施例である。このうち第17 図は第1図に、第18図は第8図に各々対応し、 いずれも第1回、第8回での出力充電用パイポー ラトランジスタ15と放電用 n MOS トランジスタ 16を省略したものである。 回路の助作や電圧波 形も既に述べてある通りである。但しバイポーラ トランジスタがないため出力の立ち上がりが遅く なる反面、B2の電位Vn がpNOS トランジスタ 13を通してそのまますなわち出力 Vagの電圧降 下なしに出力に得られる利点がある。第17回・ 第18図で、B1、B2の端子は分離しても良いが

波線の様に接続し同一電圧 V x を供給 しても良い のは、これまでの実施例と同じである。

本発明には種々の用途が考えられるが、特にMOSメモリセルを用いたスタテイツク形メモリ (SRAM) , ダイナミツク形メモリ (DRAM) あるいはリードオンリメモリ (ROM) 等の半導体記憶装置のワードドライバに用いると好適である。なぜなら高速の半導体記憶装置を実現するためには、選択すべきワード線を高速かつ高級幅 に駆動し、信号低圧を大きくしてS/Nを高め、 さらには誇積電圧を大きくしてソフトエラー耐性を高めることが必要なためである。以上の事情については、ITOH, R.and SUNANI, H. 「ハイデンシテイ・ワンデバイス・ダイナミツクス・メモリセルズ」 High density one - device dynamic MOS memory cells', IEEPROC., vo 2 . 130, Pt. I. Na 3, JUNE 1983., pp127~135 に詳細がある。

第20回は半導体記憶設図の(DRAM・SRAM。 ROM)のブロック図であり、メモリ セルアレー と周辺回路群が示されている。

このメモリセルアレーMCAには、1本のワー ド線WLとう本のデータ線DLが交差配列され、 ワード線とデータ線の交点のうちN個にメモリセ ルMCが配位されている。アドレスパツフア回路 ABX、ABYには各々アドレス入力スo~Xa, Yo~Y。が印加され、その出力が、デコーダ・ ドライバ回路XD、YDに伝達される。これらの デコーダ・ドライバ回路 X D, Y D のうち回路 XDによりワード線が、回路YDにより書き込み ・読み出し回路RCがそれぞれ駆動され、メモリ セルアレーMCA内の選択されたメモリセルMC への情報の書き込み、あるいは該メモリセルMC からの情報の読み出しを行う。CCは書き込み・ 読み出し制御回路で、この回路CCは、チップセ レクト信号CS、書き込み動作制御信号WE、入 カ信号DIによつて前記アドレスパッフア回路 ABX, ABY, デコーダ・ドライバ回路XD, YD、書き込み・説み出し回路RC、出力回路 OCを制御する。出力回路OCは、 書き込み・統 み出し回路RCにより説み出された情報を外部へ

出力するための回路である。なおメモリセルMCの一例としてスタテイツク形MOSメモリセルを第20回に、またダイナミツク形MOSメモリセルを第21回に示す。また回では省略するがリードオンリ形MOSメモリセルを用いることもある。これらメモリセルの形式に応じて、周辺回路群の回路構成は異つたものとなるが、ワード線を高速かつ高振幅に駆励することが、いずれのメモリセルについても高速化、動作安定化の必要条件である。

以後、本発明を半導体記憶装置(以下メモリと 略す)ワードドライバに適用した実施例を述べる。 第23回はデコーダ、ワードドライバの11実施 例である。DECはデコータ回路、WDO。 WD1、WD2、WD3のワードドライバである。 ワードドライバには第8回の実施例回路を用いている。この回路は1ケのデコーダ回路の出力Cを、 4個のワードドライバで共用している。デコーダ とワードドライバの間にnMOSによるスインチ 11-1、11-2、11-3、11-4を設け、

これらを信号ATo, ATi, AT2, AT8で制御 している。 Pı, Pzは各々デコーダとワードドラ イパのプリチヤージ信号で、メモリ符機時あるい はプリチヤージ期間にはC点をVA、Fo、F1, F₂, F₈ 点をV_Hに充電しておく。A X₁, A X₂, AXa. およびATo, AT1, AT2, ATa はア ドレスパツフア回路あるいはプリデコーダ回路の 出力であり、AR1、AR2、AX。が全て高電位 · の時、Cは低電位の選択状態になる。さらに、 ATo, ATI, AT2, AT のうち1本が高電位 になると、それに接続されるワードドライバ出力 を高電位の選択状態に充電する。次に第23回の 動作を第24回の電圧波形図を用いて説明する。 第23図のCSは第19図のCSに対応するもの でメモリチップのタイミング制御を行う基本入力 信号である。ここではTTLインターフエースの 入力電圧を想定している。高程位の時は待機時あ るいはプリチヤージ期間を表わし、低電位の期間 にメモリが動作状態になるものとする。まず第 24回のサイクルのtopl について説明する。 CSが高電位時にPi, Pz はOVでpHOS30,

12によりCを高電位VA, Fo, Fi, Fz, Fa を高電位 V H に充電しておく。この時ワード線 W o , W1, W2, Ws は全て低電位 O V である。 C S が 低電位になりメモリが動作状態になると、 Pェ が 高電位 VA, Pzが高電位 VHとなり、pMOS3O, 12は共にオフとなる。この時 A X 1, A X 2, A X a が全て高電位 V A になると、C が O V になり、 さらにATo のみが高電位Vx , その他のATi, AT2, ATsが低電位の時は、Fo のみがOV, Fi, F2, F8は高電位VHのままである。 この結 果Wo が高電位VH-VBEに充電され、W1, W2, Waは低電位OVのままである。メモリの 試出し、 再書込みの終了後、CS入力に応じてすべての AX,ATが低電位となり、さらにPェ, P₂が低 **電位となり、再びC, Fo, F1, F2, F a を高低** 位に充電する。この結果、選択ワード線Woも O V に戻る。次のサイクルtop 2 では、アドレス 入力が変化してAX1, AX2, AX8 の一 部また は全部が低電位のままと仮定する。この時デコー ダ出力 C が V A のままでたとえば A T o が V A にな

つても、F。放電されないので、出力W。はOVのままである。特機状態 t st では CS入力が高型位なのでPi、Piは低電位、AX、ATは低電位のままである。この時全ワード出力は低電位を保つ。第23回のデコーダ回路DECは第4回回ののでPiの場合であるが、第5回の第6回のであるが、第5回の第4回路を用いることもできる。まデコーダの入力数を3入力以外とすることや11年することも容易に可能である。

第25図はワードドライバに第16図の回路を 用いたものである。このデコーダ,ワードドライ パの制御は第24図と同様にして行えるが、第 16図のところで述べた様にこのワードドライバ は動作の安定化と高速化を両立させることがができる。すなわち P2 が高電位で、かつデコーダカ Cが高電位の時、あるいは P2 が高電位でかつチ イツチ11-1~11-4がオフの時、スインチ 12-2の動作により Fo~Fs の電位を安定に Vn に保持することができる。したがつてある

るインバータ、あるいは論理回路を示し、これらの電源館子JにはVAを供給する。46の基準電圧としてBには高電圧VHを、また必要ならAには電圧VAの直流またはパルス電圧を印加する。A、B、C、Dは前述の実施例図のA、B、C、Dに対応する。この概な回路構成は、たとレベルのECLの低級領入力から高級領のMOSレベルンで換するの低級領信号からTTLの高級幅出力に変換するの分等、広く存在する。

 ードが低電位から高電位に切換る時にも、他のワードドライバのFo~Fs点には難音が縁起されにくく、非選択のワードを安定に低電位に保持することができる。また12-1,12-2のゲート観を開発し、Fo~Fs点の応答を高速化することもできる。

さらに第26図は、第23図の実施例に対し、 ワードドライバ第18図の実施例を用いたもので ある。バイポーラトランジスタを必要としないた め、製造コストを下げることができる。回路助作 は第23図とほとんど等しいので説明を省略する。 さて、第22図~第26図にメモリのワードド

つの電圧のうち、高い方は外部正電源より直接供給し、低い方は、外部正電源の電圧を特顧昭56~168698号、特顧昭57~220083号明細書などに示されているような電圧リミッタ回路により低くして供給することも可能である。また、場合によっては、必要とする2電源のうち、低い方は外部正電源の電圧を昇圧する回路によつて高くして供給してもよい。

第28図は、本発明に用いる昇圧回路の一次施 例図である。

 またツエナーダイオード192の替りに、通常のダイオードやMOSトランジスタのゲートとドレインを接続したMOSタイオード回路を取方向に被数個接続したものを用いてもよい。また、CP1、CP2として、MOS容量とMOSトランジスタで移成したダイオードを3段接続した例を示したが、一般的に段数をn、MOSトランジスタのしきい選圧をVr、 fsl~ fsのパルス揺幅をVa とすると、得られる電圧は約(n+1)(Va-Vr)となり、必要とするVnの値に応じてnの値を調べばよい。

この回路を第22図~第26図に適用した場合、第28図の端子194より供給しなくてはならない電流は、ワード線が選択されるときに大きくなる。したがつて、半導体メモリのアクテイブな期間には、大きな供給電流を得るためにCP1とCP2の両方を動作させ、スタンバイの期間には、CP1のみを動作させることも可能である。これによつて、低い消費電力で大きな出力電流を得ることができる。

194の電位が低下することがある。その場合には、端子194がコレクタに接続されたバイポーラトランジスタの飽和を防止するため、端子194の容量を大きくして、電位の低下を小さくする必要がある。そのためには、VHを供給するためのパイポーラトランジスタのコレクタを大きないないでは、マーラトランジスタのコレクタをよくによって、バーラー等生容量を増加させることもできる。また、別信号として、したが、場合によっては同一信号で駆動することもできる。

〔発明の効果〕

以上説明したように、本発明によれば、MOSトランジスタを含む回路において、動作の基準となる低圧を、上記回路を制御する前段回路が基準として動作する促圧とは異なる値にするので、所望の大きな出力電圧を得ることができる。

図面の簡単な説明

第1図は本発明の基本構成を示す第1の実施例

第29回は、第28回のCP1, CP2へ印加するパルスの電圧波形の一例図である。

なお、ここではチャージポンプ回路を 2 つ用いた例を示したが、必要に応じて 1 個にしたり、あるいはさらに多くの回路を用いてもよい ことは勿論である。また、ワード線の電位の立ち上げを非常に高速に行うと、一時的に、第 2 8 図 の嫡子

図、第2回,第3回は出力放電回路、第4回,第 5回,第6回,第7回は前段回路の構成例、第8 図は第2の実施例団、第9回と第10回は第8回 の電圧波形図、第11図は第3の実施例図、第 12回は第4の実施例図、第13回は第12回の 電圧波形図、第14図は第5の実施例図、第15 図は第14回の電圧波形図、第16図は第6の実 施例図、第17回は第12回を多入力へ適用した 第7の実施例図、第18回は第8図の実施例図、 第19回は第9の実施例図、第20回は半導体記 憶装置のブロツク図、第21図はスタテイツク形 MOSメモリセルの回路図、第22図はダイナミ ツク形MOSメモリセル回路図、第23 図はメモ リのデコーダ。ワードドライバへの本発明の適用 車施例図、 慎24回は第23回の電気波形図、第 25回はデコーダ、ワードドライバへの第2の遊 用实施例図、第26図はデコーダ、ワードドライ パへの第3の適用実施例図、第27回は本発明の 一般的な応用例を示す図、第28図は直流高電圧 を発生する回路図、第29回は第28回の各部の


特開昭 62-178013 (9)


電圧波形図、第30図はバイポーラCMOS複合形従 来回略である。


C, C1, C2…低摄幅入力、D…高振幅出力、A, A1, A2 … 制御入力、 E … 制御入力、 B, B1, Bz, Ba…高電圧印加端子、VA…低電圧、VH… 高電圧、Vcc…正例電源電圧、Vss…負側電源電 圧またはOV、Xo~Xn…Xアドレス、Yo~Ya \cdots Y アドレス、 M C A \cdots メモリセルアレー、 M C …メモリセル、DL, DL…データ線、WL, Wo, Wi, Wz, Wa…ワード線、ABX, ABY …アドレスパツフア回路、 X D , Y D …デコーダ, ドライバ回路、RC… 甞込み・説出し回路、CC … 創御回路、OC…出力回路、DO…メモリ競出 し出カ、CS···チップセレクト信号、WE···・奪込 み制御信号、DI… 哲込み入力、DEC…デコー ダ、 P 1 …デコーダブリチヤージ信号、 P 2 …ワ ードドライバブリチャージ信号、AX1. AX2, A.X 。…アドレスパツフア出力あるいはプリデコ ーダ出力、ATa, AT1, AT2, AT4…第2の アドレスパッフア出力またはプリデコータ出力、


C P 1, C P 2…チヤージポンプ回路、 ¢ s 1, ¢ s 2, ¢ s 3 … C P 1 活性化パルス、 ¢ T 1, ¢ T 2, ¢ T 8 … C P 2 活性化パルス。


代理人 弁理士 小川勝男






















特開昭 62-178013 (11)
































第1頁の続き

②発 明 者 河 原 専 之 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

②発 明 者 伊 藤 清 男 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内